引脚共面性的检验

做为IC的使用者，IC引脚的共面性检验要如果进行呢？
有人建议参考JESD22-B108.我查阅了JESD22-B108 表面安装半导体器件的共面测试（文件已上传到资料区－行业资料）。标准中对测试文件及测试设备做了要求。
再查，有一篇《集成电路封装的共面性问题》［ 杨建生 (天水华天微电子有限公司，甘肃 天水)］的文章，文章中提到“由于制造IC的复杂性，器件销售商没有打算消除共面性问题。JEDEC已制定了0．1016mm的规范，这适合于大多数器件封装类型的生产状况。”
再查了几份IC的DATASHEET，规格中并没有尺寸的偏差要求（我看到有人说“平面度业界是<0.1mm，但是厂商制程管制0.08mm”）
查到的资料就是这些。
做为IC的使用者，这样规定测试如何？将IC放在标准平面（是金属材料的）上，使引脚与平面接触，观察引脚与平面之间是否接触良好，见附图。
请教大家对IC的共面性的检验是如何要求的？