IC的奇怪ESD试验现象

对某IC进行ESD试验，发现可重复的现象。
芯片不同组电源地Vss1、Vss2之间，相互ZAP，当：
A、 Vss1 ZAP Vss2 +2000V Failure；
B、 Vss1 ZAP Vss2 -2000V Pass；
C、 Vss2 ZAP Vss1 +2000V Failure；
D、 Vss2 ZAP Vss1 -2000V Pass。
分析发现：
抗ESD能力与所加的电压极性有关可以理解，但不可思议的与接地（ESD试验设备的地）位置有关，A和B时Vss2接地，C和D时Vss1接地。A、D是同一个泄放回路，B、C也是同一个泄放回路，而且泄放方向也相同，为什么结果不同？
请高人指点。